CTLE
Nano Labs Corp. Common
stock OTC

Yes, EXTOLL’s Very-Short-Reach SerDes-IP på 22FDX–processen kan ligga kring 10–30 mW per lane under idealiserade labbförhållanden (med enbart kärn-TX-/RX-block utan extra equalizers, CDR, protokoll-stack osv.)  . Men i ett komplett chiplet-system, så fort man adderar:
Equalizers, CDR/FEC och retimers
– Ett fullständigt SerDes-PHY inkluderar ofta CTLE/DFE-linjer, en klockåtervinnings-PLL och eventuellt FEC-stöd. Dessa block kan dubbla eller tredubbla kärn-SerDes-kärnans effekt, vilket skjuter upp total-power till 40–80 mW per lane vid 25–32 Gb/s  .
Protokoll- och paketeringsöverskott
– CSI-, PCIe- eller JESD-protokoll kräver ytterligare digital logik för hänsyn till flödeskontroll, buffring och felhantering. Det adderar 10–20 mW per lane beroende på implementering (BER-övervakning, retry-logik med mera).
Multi-lane-multiplikatorn
– I ett 8-lane-scenario (en vanlig konfiguration för BeammWave) blir det alltså 8 × (40–80 mW) ≈ 320–640 mW bara för SerDes-interconnect, utöver de 8 × ADC/DAC-blocken.
Verkliga systemförluster
– PCB-parasiter, I/O-drivare, retimering över substrat och chip-paket introducerar ofta ytterligare 10–20 % overhead när man lämnar labbet.
Kort sagt: Ja, EXTOLL kan pressa ner kärn-SerDes-IP till 10–30 mW/lane i Very-Short-Reach-läge. Men ett riktigt chiplet-baserat front-haul-system med equalizers, CDR, protokoll-stack och 8 parallella lanes landar snarare på 40–80 mW per lane och därmed några hundra milliwatt total SerDes-effekt. 
Det är långt ifrån “nästan obefintlig” och måste räknas med i varje energibalans för en mobil formfaktor.

Yes, EXTOLL’s Very-Short-Reach SerDes-IP på 22FDX–processen kan ligga kring 10–30 mW per lane under idealiserade labbförhållanden (med enbart kärn-TX-/RX-block utan extra equalizers, CDR, protokoll-stack osv.)  . Men i ett komplett chiplet-system, så fort man adderar:
Equalizers, CDR/FEC och retimers
– Ett fullständigt SerDes-PHY inkluderar ofta CTLE/DFE-linjer, en klockåtervinnings-PLL och eventuellt FEC-stöd. Dessa block kan dubbla eller tredubbla kärn-SerDes-kärnans effekt, vilket skjuter upp total-power till 40–80 mW per lane vid 25–32 Gb/s  .
Protokoll- och paketeringsöverskott
– CSI-, PCIe- eller JESD-protokoll kräver ytterligare digital logik för hänsyn till flödeskontroll, buffring och felhantering. Det adderar 10–20 mW per lane beroende på implementering (BER-övervakning, retry-logik med mera).
Multi-lane-multiplikatorn
– I ett 8-lane-scenario (en vanlig konfiguration för BeammWave) blir det alltså 8 × (40–80 mW) ≈ 320–640 mW bara för SerDes-interconnect, utöver de 8 × ADC/DAC-blocken.
Verkliga systemförluster
– PCB-parasiter, I/O-drivare, retimering över substrat och chip-paket introducerar ofta ytterligare 10–20 % overhead när man lämnar labbet.
Kort sagt: Ja, EXTOLL kan pressa ner kärn-SerDes-IP till 10–30 mW/lane i Very-Short-Reach-läge. Men ett riktigt chiplet-baserat front-haul-system med equalizers, CDR, protokoll-stack och 8 parallella lanes landar snarare på 40–80 mW per lane och därmed några hundra milliwatt total SerDes-effekt. 
Det är långt ifrån “nästan obefintlig” och måste räknas med i varje energibalans för en mobil formfaktor.